DSTREAM-ST 고속 디버그 및 트레이스 장치
DSTREAM-ST는 모든 Arm 기반의 하드웨어 타켓에서 강력한 소프트웨어 디버깅 및 최적화를 가능하게 해주는 장비입니다.
DSTREAM-ST는 많은 개발 플랫폼에서 하드웨어를 가속화하고 타사 툴과 함게 사용할 수 있도록 개방형 디버그 인터페이스와 같은 기능을 제공합니다. DS-5 Development Studio와 함께 사용시 복잡한 SoC를 개발하고 디버깅할 수 있는 포괄적인 솔루션입니다.
주요 특징
- Arm 프로세서 Armv8 부터 Armv8까지 디버그와 트레이스
- 직접 또는 원격 호스트 연결을 위한 USB 3.0 과 Gigabit 이더넷
- 최대 12MB/s 코드 다운로드 속도
- 라이트닝 고속 소포트웨어 개발을 위한 JTAG 클럭 최대 180MHz 지원
- 광범위한 커넥터 제공
- 호스트 PC에 직접 스트리밍되는 및 Cortex-M 명령어 트레이스
- 트레이스와 Cortex-M 인스트럭션 트레이스
- 최대 300MHz의 유연한 DDR 트레이스 클럭 타이밍 지원 (600Mbits/s per pin)
- 원격 대상 재설정 지원
- 디바이스 bring-up 과 테스트 유틸리티 제공
- 써드파티 IP와 디비거를 지원하는 유연한 아키텍처 제공
제품 사양
- 디버그 프로토콜 : JTAG, Serial-Wire Debug
- 타깃 인터페이스 : 20-pin Arm JTAG, 14-pin TI OMAP, 10-pin & 20-pin high-density CoreSight connectors, 38-pin MICTOR
- 최대 300MHz DDP(600Mbits/s per pin)에서 4 비트 폭 트레이스 캡쳐
- Interface Vref : 1V-3.3V (타깃마다 설정 가능)
- 지원 프로세서 코어
- 지원 디바이스 & 플랫폼
- 소프트웨어 요구 사항 : DS-5 (별도 구매)
빠른 작업
FPGA를 이용한 가속기능으로 타깃 플랫폼에 자동으로 튜닝되는 새로운 타깃 인터페이스 디자인은 매우 높은 다운로드 속도를 제공하며, 싱글 및 멀티 코어 디바이스에서 코드를 신속히 수행할 수 있도록 지원합니다.
DSTREAM-ST에는 표준 Arm 20핀 JTAG, TI 14핀 JTAG, CoreSight 10핀/20핀 및 MICTOR 38커넥터를 사용하여 대상에 연결하는 데 필요한 모든 케이블 및 어댑터가 포함되어 있어 장치에 관계없이 사용 가능한 높은 유연성을 제공합니다.
또한 SoC 전원 공급 및 하드웨어 유효성 검증을 지원하는 강력한 소프트웨어 유틸리티가 포함된 Arm DS-5 Development Studio에 완전히 통합되어 있습니다. 그리고 타사 및 사용자 지정도구에 대한 인터페이스도 제공합니다.
Armv8 지원
DSTREAM-ST는 복잡한 SoC를 염두에 두고 설계되었으므로 DS-5 Ultimate Edition 및 Armv8 SoC와 함께 사용할때 개발 시간을 상당히 절약할 수 있는 완벽한 솔루션을 제공합니다.
DS-5에는 DSTREAM-ST을 사용하여 대상 장치를 조사하여 코어 및 CoreSight 구성 요소를 모두 찾을 수 있는 플랫폼 구성 유틸리티(PCE)가 제공됩니다. PCE는 DS-5 플랫폼 구성을 자동으로 생성하여 여러가지 디버그 및 트레이스을 제공하므로 플랫폼을 불러오느 동안 시간을 절약할 수 있습니다. 이를 보완히기 위해 높은 단계의 추상레이어(Debug and Trace services layer-DTSL)도 제공하여 사용자 정의된 트레이스 오브젝트를 추가하고 복잡한 Topology를 쉽게 처리할 수 있습니다.
SoC Bring-up 소프트웨어 유틸리티
CoreSight Access Tool(CSAT)
CoreSight Access Tool(CSAT)는 타깃의 CoreSight Debug Access Port(DAP)에 대한 스크립트 가능한 낮은 레벨의 인터페이스를 제공하여 on-chip 디버그 및 시스템 버스에 대한 액세스를 제공합니다. CSAT는 대상에 디버거 연결을 사용하기 전에 bring-up 테스트를 수행하는데 유용합니다.
CSAT는 DAP에 연결된 타사 IP의 구성을 가능하게 하며 디버거가 Arm 프로세서에 연결되어있는 동안 사용할 수 있습니다. 이를 통해 복잡한 하드웨어 버그를 해결할 수 있습니다.
Python Scripting
Arm 타깃 연결 제품은 Python 스크립트를 통해 강력한 낮은 레벨의 컨토를을 구현합니다.
또한 DS-5는 디버그 및 추적 구성에 Python 스크립팅을 사용해 복잡한 트레이스 토폴로지를 정의하고 DS-5로 라우팅을 용이하게 합니다.
RDDI API 호환성
RDDI는 Arm 디버거와 DSTREAM-ST간의 C API의 주요 집합입니다. RDDI에는 다음과 같이 DSTREAM-ST에서 지원하는 여러 API세트가 들어 있습니다.
RDDI API Class | 지원 |
---|---|
RDDI-Config | O |
RDDI-Brows | O |
RDDI-JTAG | O |
RDDI-DAP | X |
RDDI-Debug | O |
RDDI-Trace | X |
RDDI-StreamingTrace | O |
참고로 RDDI는 DS-5 설치시 무료로 사용할 수 있습니다. DSTREAM-ST에 대한 낮은 레벨의 RDDI 연결을 사용해 대상 장치 내부의 JTAG scan-chains에 액세스 할 수 있으며, 생산 테스트 및 플레시 프로그래밍과 같은 간단한 작업에 이 장치를 사용할 수 있습니다.
DSTREAM 제품군 비교표
DSTREAM Units | |||
---|---|---|---|
Debug connectivity | JTAG and Serial-Wire Debug | ||
Arm Processor Support | CoreSight trace가 지원되는 Armv8까지 모든 Arm프로세서 기반 하드웨어 | ||
Functionality | Debug & Parallel trace | Debug & Streamed trace | Debug & Parallel trace |
On target trace | YES | ||
External parallel trace | 9.6Gbps(up to 16pins) | 2.4Gbps(up to 4pins) | 19.2Gbps(up to 32pins) |
External serial trace | Trace can either be collected using the default parallel trace probe supplied with DSTREAM or alternatively, using the High-Speed Serial Trace Probe (HSSTP), available separately. This allows for high bandwidth serial trace capture of up to 20 Gbps from Arm HSSTP or Marvell® SETM | - | - |
Specifications | |||
Maximum number of supported cores | 128* (아래 Cores + CoreSight devices limit 참조) | 1022* (아래 Cores + CoreSight devices limit 참조) | 1022* (아래 Cores + CoreSight devices limit 참조) |
Cores + CoreSight devices limit | 254 (up to 128 CPUs) | 1022 Or Support for up to 1022 CoreSight devices (including CPUs) | Support for up to 1022 CoreSight devices (including CPUs) |
Target Connectors |
|
|
|
JTAG frequency | 60 MHz | 180 MHz | |
Memory download | Up to 2.5 Mb/s | Up to 12 MB/s | |
Trace buffer | 4GB | None – streamed to host PC | On probe 8GB trace memory store |
Host connectivity | USB 2.0&Ethernet | USB 3.0 &Gigabit Ethernet(for direct or remote host connections) | |
3rd party support | Flexible architecture to support 3rd party IP and debuggers & Device bring-up and test utilities & Remote target reset | ||
Trace capture | 16-bit wide trace capture at 300 MHz DDR (600 Mbit/s per pin) | 4-bit wide trace capture at up to 300 MHz DDR (600 Mbit/s per pin) | 32-bit wide trace capture at up to 300 MHz DDR (600 Mbit/s per pin) |
Interface Vref | 1.2V – 3.3V (configurable by target) | 1.2V – 3.3V (configurable by target) | 1.2V – 3.3V (configurable by target) |
Software requirements | Arm Development Studio or DS-5 | Arm Development Studio and DS-5 5.27 or newer | Arm Development Studio 2019.0 or newer |